供应商：自营(DL0001)

说明：

供应商：自营(DL0001)

说明：

供应商：自营(DL0001)

说明：

供应商：自营(DL0001)

说明：

供应商：自营(DL0001)

说明：

供应商：自营(DL0001)

说明：

供应商：自营(DL0001)

说明：

供应商：自营(DL0001)

说明：

供应商：自营(DL0001)

说明：

供应商：自营(DL0001)

说明：

供应商：自营(DL0001)

说明：

供应商：自营(DL0001)

说明：

供应商：自营(DL0001)

说明：

供应商：自营(DL0001)

说明：The 74LVC373A provides eight transparent D-type latches. While the latch-enable (LE) input is high, the Q outputs follow the data (D) inputs. When LE is taken low, the Q outputs are latched at the logic levels set up at the D inputs. A buffered output-enable (OE) input can be used to place the eight outputs in either a normal logic state (high or low logic levels) or the high-impedance state. In the high-impedance state, the outputs neither load nor drive the bus lines significantly. The high-impedance stat

供应商：自营(DL0001)

说明：